Задержка CAS

• Задержка стробирования адреса столбца (CAS)

  • Задержка CAS — это время между командой чтения и получением данных в оперативной памяти. 
  • В асинхронной DRAM задержка задается в наносекундах, в синхронной DRAM — в тактовых циклах. 
  • Фактическое время реакции может варьироваться в зависимости от тактовой частоты модуля SDRAM. 

• Структура и работа оперативной памяти

  • Динамическая оперативная память состоит из прямоугольного массива, каждая строка разделена на слова. 
  • Строки активируются логическим сигналом, который управляет накопительными конденсаторами и усилителями. 
  • В неактивном состоянии массив находится в предварительно заряженном состоянии. 
  • Доступ к памяти требует выбора строки и активации ее для чтения или записи данных. 

• Влияние на скорость доступа к памяти

  • Асинхронная DRAM использовала время, а не тактовые импульсы для доступа к памяти. 
  • Синхронная DRAM имеет задержку CAS, зависящую от тактовой частоты. 
  • Максимальная пропускная способность определяется тактовой частотой, но может снижаться при непредсказуемом доступе к памяти. 

• Сравнение задержек на разных тактовых частотах

  • Задержки CAS должны быть переведены в абсолютные значения для корректного сравнения на разных частотах. 
  • Разгон памяти может уменьшить количество циклов задержки CAS при сохранении общего времени задержки. 

• Особенности DDR памяти

  • DDR память выполняет две передачи данных за такт, что влияет на задержку CAS. 
  • Задержка CAS измеряется в тактовых циклах, а не в передачах данных. 
  • Процессор обычно не ожидает все восемь слов из памяти, а использует только критическое слово. 

• Примеры синхронизации памяти

  • В статье приведены примеры синхронизации памяти и таблицы сравнения фактических таймингов DDR4. 
  • Ссылки на дополнительные ресурсы для понимания работы памяти и таймингов предоставлены в конце статьи.