Опасность (компьютерная архитектура)
Опасность (компьютерная архитектура) Опасности в процессорах Проблемы с конвейером команд могут привести к неправильным вычислениям. Существуют три типа опасностей: для […]
Вики
Instruction processing
Вики
Классический RISC-конвейер
Классический RISC-конвейер Основы конвейерной обработки Конвейерная обработка — это метод организации вычислительного процесса, при котором инструкции выполняются последовательно. Конвейеры делятся
Вики
Пересылка операндов
Переадресация операндов Оптимизация конвейерных процессоров Переадресация операндов предотвращает снижение производительности из-за остановок конвейера. Остановка конвейера может произойти, когда текущая операция
Вики
Трубопроводный стенд
Остановка трубопровода Остановка конвейера в компьютерных процессорах Остановка конвейера предотвращает выполнение команды из-за опасности. В стандартном конвейере блок управления задерживает
Вики
Конвейерная обработка инструкций
Конвейерная обработка инструкций Основы конвейерной обработки Конвейерная обработка — это метод выполнения инструкций, при котором инструкции выполняются последовательно, но параллельно.
Вики
Цикл инструкций
Цикл обучения Цикл выполнения команд Цикл выполнения команд — это процесс обработки инструкций процессором от загрузки до выключения. Состоит из
Вики
Вычисления без набора команд
Нет необходимости в вычислении набора команд Обзор NISC NISC — это архитектура нанокодирования, которая позволяет компилятору контролировать аппаратные ресурсы. NISC
Вики
Компьютер с минимальным набором команд
Компьютер с минимальным набором команд Определение и характеристики архитектуры MISC Архитектура MISC — это архитектура центрального процессора с ограниченным набором
Вики
Явно параллельные вычисления команд
Явно параллельное вычисление команд Определение и развитие EPIC EPIC — это термин, введенный в 1997 году для описания параллельных вычислений
Вики
Очень длинное командное слово
Очень длинное обучающее слово История и развитие VLIW VLIW (Very Long Instruction Word) — архитектура набора команд, в которой инструкции
Вики
Архитектура ТРИПС
Архитектура ПУТЕШЕСТВИЙ Архитектура TRIPS TRIPS — это микропроцессорная архитектура, разработанная Техасским университетом в Остине совместно с IBM, Intel и Sun
Вики
Процессор с набором инструкций для конкретного приложения
Процессор набора команд для конкретного приложения Определение и применение ASIP ASIP — это специализированные процессоры с набором команд для конкретных
Вики
Ортогональный набор команд
Ортогональный набор команд История и развитие архитектуры процессора Архитектура процессора — это набор инструкций, которые определяют, как процессор выполняет операции.
Вики
Архитектура, управляемая транспортом
Архитектура, инициируемая транспортом Обзор архитектуры TTA TTA (Transport Triggered Architecture) — это архитектура, в которой инструкции выполняются в соответствии с
Вики
Беркли RISC
RISC в Беркли История RISC-I RISC-I был разработан в Калифорнийском университете в Беркли в 1980 году. Проект был инициирован профессором
Вики
Микроархитектура
Микроархитектура История развития процессоров Процессоры эволюционировали от простых арифметических устройств до сложных микроархитектур. Процессоры стали более мощными, но также более
Вики
Предикация (компьютерная архитектура)
Предикация (компьютерная архитектура) Основы предикации в компьютерной архитектуре Предикация — это функция, которая позволяет избежать условных переходов в машинном коде.
Вики
Архитектура набора команд
Архитектура набора команд Архитектура набора команд (ISA) — абстрактная модель управления центральным процессором компьютера. ISA определяет поддерживаемые инструкции, типы данных,
Вики
Многопоточность (архитектура компьютера)
Многопоточность (компьютерная архитектура) Многопоточность — использование нескольких потоков для выполнения задач параллельно. Методы повышения пропускной способности всех задач приводят к