Сканирование границ
-
Основы сканирования границ
- Сканирование границ — это метод проверки соединений на печатных платах и внутри интегральных схем.
- Используется для отладки и анализа состояния выводов микросхем.
-
Стандартизация и развитие
- IEEE Std. 1149.1-1990 стандартизировал тестирование с помощью сканирования границ.
- В 1994 году был добавлен BSDL для описания логического содержимого устройств.
- Сканирование границ стало синонимом JTAG.
-
Тестирование и архитектура
- Сканирование границ позволяет тестировать без использования физических датчиков.
- Ячейки сканирования программируются для изменения функциональности контактов.
- Встроенная инфраструктура микросхем обеспечивает возможность сканирования границ.
-
Решения для отладки и затраты
- Внутренние цепочки сканирования используются для тестирования интегрированных компонентов.
- Дополнительные ячейки сканирования устанавливаются таким образом, чтобы не влиять на схему.
- Затраты на дополнительную логику минимальны и оправдывают себя эффективным тестированием.
-
Механизм тестирования и тестовые операции
- Ячейки сканирования могут задавать условия тестирования и возвращать состояния в тестовую систему.
- Сканирование границ позволяет получить доступ к плате без физических зондов.
- Тестирование включает в себя несколько тестовых векторов для проверки соответствия ответов ожидаемым.
-
Инфраструктура для тестирования и отладка
- Высококачественные системы тестирования JTAG автоматизируют генерацию тестовых приложений.
- Поддерживают тестирование целостности пути сканирования и проверку границ устройств памяти.
- Отладка включает использование TAP в качестве низкоскоростного логического анализатора.
-
История и рекомендации
- Джеймс Б. Энджелл предложил серийное тестирование.
- IBM разработала систему сканирования с учетом уровня.
- Ссылки на другие методы тестирования и официальные ресурсы IEEE предоставлены.
Полный текст статьи: