Оглавление
OpenRISC 1200
-
Описание OpenRISC 1200
- OpenRISC 1200 – это RISC-архитектура с открытым исходным кодом, основанная на OpenRISC 1000.
- Поддерживается разработчиками в OpenCores.org с 2000 года, с 2015 года перешла к Silicon Foundation.
- Описание Verilog RTL доступно под лицензией GNU Lesser General Public License.
-
Архитектура и возможности
- Ядро реализовано на языке Verilog HDL, полностью открыто для модификации.
- Включает блок управления питанием, отладку, таймер, PIC, CPU и память.
- Поддерживает 32-битный интерфейс Wishbone для расширения периферийных систем и памяти.
- Ожидается производительность, сопоставимая с ARM10.
-
Процессор/DSP
- Реализует 32-битную архитектуру ORBIS32 с поддержкой IEEE-754 с плавающей запятой.
- Имеет однократный 5-ступенчатый конвейер и способен выполнять большинство инструкций за один цикл.
- Содержит модуль MAC для поддержки DSP.
-
Управление памятью
- Использует архитектуру Harvard memory с отдельными MMU для данных и команд.
- Включает TLB, кэш команд и данных, а также поддержку виртуальной памяти.
-
Производительность и энергопотребление
- Производительность составляет 1,34 ядра на МГц при 50 МГц.
- В худшем случае тактовая частота достигает 250 МГц, а энергопотребление менее 1 Вт при полной мощности.
-
Приложения и реализации
- Предназначен для встраиваемых приложений, включая телекоммуникации и автомобили.
- Инструменты GNU и Linux успешно перенесены на архитектуру.
- Реализован с использованием FPGA и ASIC технологий.
-
История и рекомендации
- Первое упоминание об OpenRISC 1000 в 2000 году.
- Ссылки на ресурсы и спецификации доступны на OpenCores.org.
Полный текст статьи: