Стандартная ячейка

• Основы проектирования стандартных ячеек

  • Стандартные ячейки — это базовые логические элементы, используемые в проектировании интегральных схем. 
  • Они обеспечивают основу для автоматизации проектирования и оптимизации затрат на производство. 

• Структура и функции стандартных ячеек

  • Стандартные ячейки состоят из транзисторов, резисторов и конденсаторов, которые могут быть объединены в логические функции. 
  • Они имеют фиксированную высоту и переменную ширину, что упрощает автоматическую верстку. 
  • Ячейки оптимизированы для минимизации задержек и площади. 

• Применение стандартных ячеек

  • Стандартные ячейки используются для формирования различных логических функций и имеют множество реализаций с разной площадью и скоростью работы. 
  • Они позволяют автоматизировать синтез, размещение и маршрутизацию цифровых интегральных схем. 

• Библиотека стандартных ячеек

  • Библиотека стандартных ячеек содержит различные представления ячеек, включая макеты, схемы, символы и аннотации. 
  • Она предоставляет информацию для автоматизированных инструментов проектирования и является основой для обмена данными между этапами процесса синтеза. 

• Синтез

  • Логический синтез преобразует описание уровня передачи регистров в список подключений, зависящий от технологии. 
  • Список соединений содержит экземпляры шлюзов библиотеки стандартных ячеек и соединения портов между ними. 

• Размещение

  • Инструмент размещения размещает шлюзы в соответствии с двумерным планом этажа. 
  • Стандартные ячейки имеют постоянный размер, что позволяет выстраивать их рядами на интегральной схеме. 

• Маршрутизация

  • Маршрутизатор добавляет линии подключения сигнала и электропитания к списку подключений. 
  • Полностью маршрутизированный список соединений содержит список шлюзов, расположение шлюзов и нарисованные межсоединения. 

• DRC/LVS

  • DRC проверяет соответствие списка подключений правилам проектирования, а LVS сравнивает макет с схемой. 
  • Эти процессы обеспечивают соответствие стандартных элементов требованиям проверки и компоновки, что упрощает интеграцию компонентов в микросхемы. 

• Другие методики проектирования на основе ячеек

  • Структурированные ASIC, ПЛИС и CPLD являются вариациями дизайна на основе ячеек с различными деталями процесса синтеза и физической реализации. 

• Измерение сложности

  • Для цифровых конструкций со стандартными ячейками используется мера сложности gate equivalents (GE).