Переход от Verilog к маршрутизации

• Обзор VTR

  • VTR — это САПР с открытым исходным кодом для FPGA. 
  • Он позволяет сопоставлять схемы Verilog с архитектурами ПЛИС для исследований и разработок. 

• Участники и инструменты

  • В проекте участвуют университеты и компании, включая Google и Intel. 
  • VTR включает в себя инструменты для оптимизации, упаковки, размещения и маршрутизации схем. 

• Процесс проектирования

  • Процесс проектирования состоит из трех основных этапов: ODIN II, ABC и VPR. 
  • Дополнительные инструменты, такие как FASM и OpenFPGA, могут обрабатывать выходные данные VTR. 

• Компоненты VTR

  • ODIN II — это компилятор HDL, который преобразует Verilog в BLIF и выполняет оптимизацию. 
  • ABC оптимизирует схемы BLIF и сопоставляет их с технологиями ПЛИС. 
  • VPR упаковывает, размещает и маршрутизирует оптимизированные схемы на архитектуру ПЛИС. 

• Дополнительные инструменты

  • genfasm генерирует программные битовые потоки для коммерческих ПЛИС. 
  • Существуют инструменты для синтеза HDL, такие как Titan Flow и Symbiflow. 

• Будущее VTR

  • ODIN II будет удален в будущих версиях, а Parmys станет интерфейсом по умолчанию. 
  • VPR разрабатывается Университетом Торонто с участием многих других университетов и компаний.